



Attorney Docket No. Q64974 PATENT APPLICATION

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Hirofumi HONDA, et al.

Appln. No.: 09/883,448

Confirmation No.: 2803

Filed: June 19, 2001

For: DRIVING METHOD OF PLASMA DISPLAY PANEL

**SUBMISSION OF PRIORITY DOCUMENT** 

Commissioner for Patents Washington, D.C. 20231

NOV 2 0 2001 Technology Center 2600

Sir:

Submitted herewith is a certified copy of the priority document on which a claim to priority was made under 35 U.S.C. § 119. The Examiner is respectfully requested to acknowledge receipt of said priority document.

Respectfully submitted,

Registration No. 23,063

Darryl Mexic

Group Art Unit: 2673

Examiner: Not Yet Assigned

SUGHRUE MION, PLLC 2100 Pennsylvania Avenue, N.W.

Washington, D.C. 20037-3213

Telephone: (202) 293-7060 Facsimile: (202) 293-7860

Enclosures: Japan 2000-186530

Date: November 7, 2001

Filed: June 19, 2001

Q64974 Appln. No.: 09/883,448

Group Art Unit: 2673

(202) 293-7060

1 of 1

# 日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

顧年月日 Pate of Application:

2000年 6月21日

出 願 番 号 Application Number:

特願2000-186530

出 類 人 Applicant (s):

パイオニア株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

RECEIVED

NOV 2 0 2001

Technology Center 2600

2001年 2月23日

特許庁長官 Commissioner, Patent Office 及川耕



出証番号 出証特2001-3010439

#### 特2000-186530

【書類名】 特許願

【整理番号】 54P0323

【提出日】 平成12年 6月21日

【あて先】 特許庁長官殿

【国際特許分類】 G09G 3/28

【発明の名称】 プラズマディスプレイパネルの駆動方法

【請求項の数】 3

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 パイオニア

株式会社内

【氏名】 本田 広史

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 パイオニア

株式会社内

【氏名】 重田 哲也

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 パイオニア

株式会社内

【氏名】 長久保 哲朗

【特許出願人】

【識別番号】 000005016

【氏名又は名称】 パイオニア株式会社

【代理人】

【識別番号】 100079119

【弁理士】

【氏名又は名称】 藤村 元彦

【手数料の表示】

【予納台帳番号】 016469

【納付金額】 21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9006557

【プルーフの要否】

要

#### 【書類名】 明細書

【発明の名称】 プラズマディスプレイパネルの駆動方法

#### 【特許請求の範囲】

【請求項1】 画素を担う複数の放電セルがマトリクス状に配列されている プラズマディスプレイパネルを、入力映像信号の1フィールドを複数のサブフィ ールドに分割して階調駆動するプラズマディスプレイパネルの駆動方法であって

前記サブフィールドの各々において、

前記入力映像信号に応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方の状態に設定し、前記発光セルの状態にある前記放電セルのみを前記サブフィールドの重み付けに応じて割り当てた発光回数だけ発光せしめるにあたり、

互いに隣接する複数の前記放電セルからなる放電セルブロック内の各放電セル毎に、前記サブフィールドの重み付けに応じて割り当てるべき前記発光回数を異ならしめたことを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項2】 前記放電セルブロック内の各放電セルに割り当てるべき前記 発光回数を1フィールド毎に変更することを特徴とする請求項1記載のプラズマ ディスプレイパネルの駆動方法。

【請求項3】 画素を担う複数の放電セルがマトリクス状に配列されている プラズマディスプレイパネルを、入力映像信号の1フィールドを複数のサブフィ ールドに分割して階調駆動するプラズマディスプレイパネルの駆動方法であって

前記サブフィールドの各々において、

前記入力映像信号に応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方の状態に設定する画素データ書込行程と、

前記放電セル各々の内で前記発光セルの状態にあるものだけを前記サブフィールドの重み付けに対応した回数だけ発光せしめる第1発光維持行程と、

互いに隣接する4つの前記放電セルからなる放電セルブロック内の第1位置に 配列されている前記放電セルのみを強制的に前記非発光セルの状態にせしめる第

#### 1選択消去行程と、

前記放電セル各々の内で前記発光セルの状態にあるものだけを所定回数だけ発 光せしめる第2発光維持行程と、

前記放電セルブロック内の第2位置に配列されている前記放電セルのみを強制 的に前記非発光セルの状態にせしめる第2選択消去行程と、

前記放電セル各々の内で前記発光セルの状態にあるものだけを所定回数だけ発 光せしめる第3発光維持行程と、

前記放電セルブロック内の第3位置に配列されている前記放電セルのみを強制 的に前記非発光セルの状態にせしめる第3選択消去行程と、

前記放電セル各々の内で前記発光セルの状態にあるものだけを所定回数だけ発 光せしめる第4発光維持行程と、を順次実行することを特徴とするプラズマディ スプレイパネルの駆動方法。

#### 【発明の詳細な説明】

[0001]

# 【発明が属する技術分野】

本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法に関する。

[0002]

#### 【従来の技術】

マトリクス表示方式のディスプレイパネルの一つとしてAC(交流放電)型のプ ラズマディスプレイパネルが知られている。

かかるプラズマディスプレイパネルは、表示ラインを担う複数の行電極と、これら行電極と交差して配列された複数の列電極とを備えている。これら列電極及び行電極は、放電ガスの封入された放電空間を挟んで互いに対向して配置されており、この放電空間を含む各行電極対と列電極との交差部に画素を担う放電セルが形成される構造となっている。放電セルは、放電現象を利用して発光を行うものである為、"発光"及び"非発光"の2つの状態のみを取りうる。すなわち、最低輝度(非発光状態)と、最高輝度(発光状態)の2階調分の輝度しか表現できないのである。そこで、このような放電セルからなるプラズマディスプレイパネルに対

し、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を行う。

[0003]

サブフィールド法を用いた駆動では、1フィールド(フレーム)の表示期間を複数のサブフィールドに分割する。各サブフィールド内では、放電セルの各々を、入力映像信号に基づく各画素毎の画素データに応じて"発光セル"の状態、又は"非発光セル"の状態のいずれか一方に設定する。そして、各サブフィールド毎に、"発光セル"の状態にある放電セルのみをそのサブフィールドの重み付けに対応した回数(時間)だけ放電(発光を伴う)させる。この際、1フィールド(フレーム)表示期間内において実施された発光の総数に応じて段階的に各種の中間輝度が視覚されるのである。

[0004]

現在、プラズマディスプレイパネルを搭載したディスプレイ装置では、上述した如きサブフィールド法を用いた階調駆動に、例えばディザ処理等の多階調化処理を組み合わせることにより階調数の増加を図るようにしている。

かかるディザ処理では、先ず、マトリクス状に配列された放電セル各々を、互いに隣接する例えば4つの放電セル同士で1つの放電セルブロックと捉える。そして、各放電セルブロック内の4つの放電セル各々に、夫々異なる値を有する4つのディザ係数を夫々割り当てる。ここで、かかる放電セルブロック内の各放電セルに対応した画素データ各々に、上述した如く割り当てたディザ係数を夫々加算する。そして、その加算結果の上位ビットのみを新たな画素データと捉えて前述した如き階調駆動を行う。かかるディザ処理によれば、上記放電セルブロック内の4つの放電セル各々の発光(又は非発光)状態の組み合わせにより新たな中間輝度が視覚されるようになり、擬似的にその階調数が増加するのである。

[0005]

しかしながら、このような多階調化方法では、画素データにディザ係数を加算するという処理上、元の画素データの値によっては、隣接する放電セル間での輝度差が大きく変動してしまい、表示品質を低下させる可能性があった。

[0006]

#### 【発明が解決しようとする課題】

本発明は、上記の問題を解決するためになされたものであり、表示品質を低下させることなくディザ処理を行うことができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。

[0007]

#### 【課題を解決するための手段】

本発明によるプラズマディスプレイパネルの駆動方法は、画素を担う複数の放電セルがマトリクス状に配列されているプラズマディスプレイパネルを、入力映像信号の1フィールドを複数のサブフィールドに分割して階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールドの各々において、前記入力映像信号に応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方の状態に設定し、前記発光セルの状態にある前記放電セルのみを前記サブフィールドの重み付けに応じて割り当てた発光回数だけ発光せしめるにあたり、互いに隣接する複数の前記放電セルからなる放電セルブロック内の各放電セル毎に、前記サブフィールドの重み付けに応じて割り当てるべき前記発光回数を異ならしめる。

[0008]

#### 【発明の実施の形態】

以下、本発明の実施例を図を参照しつつ説明する。

図1は、本発明による駆動方法に基づいてプラズマディスプレイパネルを階調 駆動するプラズマディスプレイ装置の概略構成を示す図である。

図1において、プラズマディスプレイパネルとしてのPDP10は、m個の列電極 $D_1 \sim D_m$ と、これら列電極各々と交叉して配列された夫々n個の行電極 $X_1 \sim X_n$ 及び行電極 $Y_1 \sim Y_n$ を備えている。これら行電極 $X_1 \sim X_n$ 及び行電極 $Y_1 \sim Y_n$ が、夫々一対の行電極 $X_i$  ( $1 \leq i \leq n$ )及び $Y_i$  ( $1 \leq i \leq n$ )にて、PDP10における第1表示ライン~第n表示ラインを担っている。列電極Dと、行電極X及びYとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、画素を担う放電セルが形成される構造となっている。つまり、PDP10には、第1行・第1列~第n行・第m列

各々に対応した(n×m)個の放電セルが形成されているのである。

[0009]

A/D変換器1は、入力されたアナログの映像信号をサンプリングしてこれを 各画素に対応した例えば4ビットの画素データPDに変換し、これをデータ変換 回路30に供給する。

図2は、かかるデータ変換回路30の内部構成を示す図である。

図 2 において、第 1 データ変換回路 3 2 は、 4 ビットで" 0 "~" 1 5 "なる輝度範囲を表現し得る上記画素データ P D を、 3 ビットで" 0 "~" 4 "なる輝度範囲に抑制した輝度抑制画素データ P D  $_{\rm I}$  に変換する。

[0010]

図3は、上記第1データ変換回路32の内部構成を示す図である。

図3において、データ変換器321は、図4(a)に示す如き第1変換テーブル に従って4ビットの上記画素データPDを3ビットの変換画素データDaに変換 してこれをセレクタ320に供給する。データ変換器322は、図4(b)に示す 如き第2変換テーブルに従って4ビットの上記画素データPDを3ビットの変換 画素データDbに変換してこれをセレクタ320に供給する。データ変換器32 3は、図4 ( c )に示す如き第3変換テーブルに従って4ビットの上記画素データ PDを3ビットの変換画素データDcに変換してこれをセレクタ320に供給す る。データ変換器324は、図4(d)に示す如き第4変換テーブルに従って4ビ ットの上記画素データPDを3ビットの変換画素データDdに変換してこれをセ レクタ320に供給する。セレクタ320は、上記変換画素データDa~Dcの中 から、変換テーブル指定信号SSによって示されるものを択一的に選択し、これ を輝度抑制画素データ  $\operatorname{PD}_L$  として出力する。尚、変換テーブル指定信号  $\operatorname{S}$   $\operatorname{S}$  は 、駆動制御回路2から供給される。駆動制御回路2は、奇数行・奇数列に属して いる放電セルに対応した画素データPDに対しては、上記第1変換テーブルによ って得られる上記変換画素データDaを輝度抑制画素データPDLとして選択出力 させるべき変換テーブル指定信号SSをセレクタ320に供給する。又、駆動制 御回路2は、奇数行・偶数列に属している放電セルに対応した画素データPDに 対しては、上記第2変換テーブルによって得られる上記変換画素データDbを輝

度抑制画素データPD<sub>L</sub>として選択出力させるべき変換テーブル指定信号SSをセレクタ320に供給する。又、駆動制御回路2は、偶数行・奇数列に属している放電セルに対応した画素データPDに対しては、上記第3変換テーブルによって得られる上記変換画素データDcを輝度抑制画素データPD<sub>L</sub>として選択出力させるべき変換テーブル指定信号SSをセレクタ320に供給する。そして、駆動制御回路2は、偶数行・偶数列に属している放電セルに対応した画素データPDに対しては、上記第4変換テーブルによって得られる上記変換画素データDdを輝度抑制画素データPD<sub>L</sub>として選択出力させるべき変換テーブル指定信号SSをセレクタ320に供給する。

#### [0011]

すなわち、第1データ変換回路 3 2 は、上記画素データ PDが奇数行・奇数列に配列された放電セルに対応したものである場合には、この画素データ PDを図 4 (a)に示す第1 変換テーブルに従って3 ビットの輝度抑制画素データ PD Lに変換する。又、上記画素データ PDが奇数行・偶数列に配列された放電セルに対応したものである場合には、第1 データ変換回路 3 2 は、この画素データ PDを図 4 (b)に示す第2 変換テーブルに従って3 ビットの輝度抑制画素データ PD Lに変換する。又、上記画素データ PDが偶数行・奇数列に配列された放電セルに対応したものである場合には、第1 データ変換回路 3 2 は、この画素データ PDを図 4 (c)に示す第3 変換テーブルに従って3 ビットの輝度抑制画素データ PD Lに変換する。そして、上記画素データ PDが偶数行・偶数列に配列された放電セルに対応したものである場合には、第1 データ変換回路 3 2 は、この画素データ PDを図 4 (d)に示す第4 変換テーブルに従って3 ビットの輝度抑制画素データ PD を図 4 (d)に示す第4 変換テーブルに従って3 ビットの輝度抑制画素データ PD 4 (c)に変換するのである。

#### [0012]

図2に示す第2データ変換回路34は、上記輝度抑制画素データ $PD_L$ を図5に示す変換テーブルに従って4ビットの画素駆動データGDに変換し、これをメモリ4に供給する。

メモリ4は、駆動制御回路2から供給された書込信号に従って上記画素駆動データGDを順次書き込む。そして、メモリ4は、1画面分、つまり第1行・第1

列に対応した画素駆動データ $GD_{11}$ から、第n行・第m列に対応した画素駆動データ $GD_{nm}$ までの $(n \times m)$ 個分の書き込みが終了する度に、以下の如き読み出し動作を行う。

## [0013]

#### [0014]

尚、メモリ4は、上記画素駆動データビットDB1~DB4各々の読み出し動作を、図6に示す発光駆動フォーマット(後述する)でのサブフィールドSF1~SF4各々と対応させて実行する。つまり、メモリ4は、サブフィールドSF1では画素駆動データビットDB1、SF2では画素駆動データビットDB2、SF3では画素駆動データビットDB3、SF4では画素駆動データビットDB4の読み出しを夫々行う。

#### [0015]

駆動制御回路2は、図6に示されるが如き発光駆動フォーマットに従ってPD P10を階調駆動すべき各種タイミング信号を発生してアドレスドライバ6、第 1サスティンドライバ7及び第2サスティンドライバ8各々に供給する。

尚、図6に示す発光駆動フォーマットでは、1フィールド(フレーム)の表示期間を上述した如き4つのサブフィールドSF1~SF4に分割する。そして、各サブフィールド内において、一斉リセット行程R、画素データ書込行程W、第1

~第4 発光維持行程  $I_1$ ~ $I_4$ 、第1~第3 選択一斉消去行程  $S_1$ ~ $S_3$ 及び第2消去行程 E を夫々実行する。

# [0016]

図7は、駆動制御回路2から供給された各種タイミング信号に応じて、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10に印加する各種駆動パルスと、その印加タイミングを示す図である。

図7において、各サブフィールドの先頭で実行する一斉リセット行程Rでは、第1 サスティンドライバ7が、負極性のリセットパルスRP $_{x}$ を発生して行電極  $X_{1}$   $\sim$   $X_{n}$  に印加する。更に、かかるリセットパルスRP $_{x}$  と同時に、第2 サスティンドライバ8 は、正極性のリセットパルスRP $_{y}$  を発生して行電極  $Y_{1}$   $\sim$   $Y_{n}$  に 印加する。これらリセットパルスRP $_{x}$  及びRP $_{y}$  の同時印加に応じて、PDP $_{1}$  の全放電セル内にリセット放電が生起され、各放電セル内に壁電荷が形成される。これにより、全ての放電セルは"発光セル"の状態に初期化される。

# [0017]

かかる一斉リセット行程Rの終了後、画素データ書込行程Wが実行される。

画素データ書込行程Wでは、アドレスドライバ6が、上記メモリ4から供給された画素駆動データビットDBに応じたパルス電圧を有する画素データパルスを生成する。例えば、サブフィールドSF1では、メモリ4から画素駆動データビットDB1が供給されるので、アドレスドライバ6は、この画素駆動データビットDB1の論理レベルに応じたパルス電圧を有する画素データパルスを生成する。又、サブフィールドSF2では、メモリ4から画素駆動データビットDB2が供給されるので、アドレスドライバ6は、この画素駆動データビットDB2が供給されるので、アドレスドライバ6は、この画素駆動データビットDB2の論理レベルに応じたパルス電圧を有する画素データパルスを生成する。尚、アドレスドライバ6は、上記画素駆動データビットDBの論理レベルが"1"である場合には高電圧の画素データパルスを生成し、"0"である場合には低電圧(0ボルト)の画素データパルスを生成する。そして、アドレスドライバ6は、上述の如く生成した画素データパルスを生成する。そして、アドレスドライバ6は、上述の如く生成した画素データパルスを1表示ライン分毎にグループ化した画素データパルス群DP1~DPnとして、図7に示すように順次、列電極D1~Dmに印加する。

[0018]

更に、画素データ書込行程Wでは、第2サスティンドライバ8が、上記画素データパルス群DP1~DPn各々の印加タイミングにて負極性の走査パルスSPを発生し、これを図7に示すように行電極Y1~Ynへと順次印加して行く。ここで、上記走査パルスSPが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じる。かかる選択消去放電により、放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、上記走査パルスSPが印加されたものの低電圧の画素データパルスが印加された放電セルには上述のような選択消去放電は生起されず、上記一斉リセット行程Rにて初期化された状態、つまり"発光セル"の状態が保持される。すなわち、画素データ書込行程Wによれば、入力映像信号に基づく画素データに応じて、各放電セルが"発光セル"又は"非発光セル"のいずれか一方の状態に設定されるのである。

# [0019]

かかる画素データ書込行程Wの終了後、図7に示すように第1発光維持行程I 1が実行される。

第1発光維持行程  $I_1$ では、第1サスティンドライバ7及び第2サスティンドライバ8各々が、図7に示す如く正極性の維持パルスIP $_X$ 及びIP $_Y$ を行電極  $X_1$ ~ $X_n$ 及び  $Y_1$ ~ $Y_n$ に対して交互に印加する。この際、サブフィールドSF1~SF4各々の第1発光維持行程  $I_1$ 内において繰り返し印加する維持パルスIPの回数(又は期間)は、サブフィールドSF1の第1発光維持行程  $I_1$ での回数を"4"とした場合、

SF1:4

SF2:36

SF3:68

SF4:100

である。

#### [0020]

かかる動作により、壁電荷が残留したままとなっている放電セル、すなわち" 発光セル"状態にある放電セルのみが上記維持パルス  $IP_\chi$ 及び  $IP_\chi$ が印加され

る度に維持放電し、上記回数分だけその維持放電に伴う発光状態を維持する。

上記第1 発光維持行程  $I_1$  の終了後、図7 に示すように第1 選択一斉消去行程  $S_1$  が実行される。

[0021]

この第1選択一斉消去行程 $S_1$ では、アドレスドライバ6が、列電極 $D_1 \sim D_m$ の内の偶数番目の列電極 $D_2$ 、 $D_4$ 、 $D_6$ 、 $D_8$ 、 $\cdots$ 、 $D_m$ 各々に図7に示す如き正極性の偶数アドレスパルスAP $_{EV}$ を印加する。更に、かかる偶数アドレスパルスAP $_{EV}$ の印加と同一タイミングにて、第2サスティンドライバ8が、行電極 $Y_1 \sim Y_n$ の内の偶数番目の行電極 $Y_2$ 、 $Y_4$ 、 $Y_6$ 、 $Y_8$ 、 $\cdots$ 、 $Y_n$ 各々に図7に示す如き負極性の消去パルスEPを印加する。これら偶数アドレスパルスAP $_{EV}$ 及び消去パルスEPの同時印加に応じて、偶数番目の"列電極"と偶数番目の"行電極対"との交差部に存在する全ての放電セル内において一斉に消去放電が生起され、放電セル内に形成されていた壁電荷が消滅する。

[0022]

すなわち、上記第1選択一斉消去行程 $S_1$ の実行により、偶数行・偶数列に配列された全ての放電セルを強制的に"非発光セル"の状態に推移させるのである。

この第1選択一斉消去行程 $S_1$ の終了後、図7に示すように第2発光維持行程  $I_2$ が実行される。

第2発光維持行程  $I_2$ では、第1サスティンドライバ7及び第2サスティンドライバ8各々が、図7に示す如く正極性の維持パルスIP $_X$ 及びIP $_Y$ を行電極  $X_1$ ~ $X_n$ 及び  $Y_1$ ~ $Y_n$ に対して交互に繰り返し印加する。この際、サブフィールドSF1~SF4各々の第2発光維持行程  $I_2$ 内において繰り返し印加する維持パルスIPの回数 (又は期間)は、夫々"8"回である。かかる動作により、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"状態にある放電セルのみが上記維持パルスIP $_X$ 及びIP $_Y$ が印加される度に維持放電し、"8"回分だけその維持放電に伴う発光状態を維持する。

[0023]

かかる第2発光維持行程  $I_2$ の終了後、図 7に示すように第2選択一斉消去行程  $S_2$ が実行される。

第2選択一斉消去行程 $S_2$ では、アドレスドライバ6が、列電極 $D_1 \sim D_m$ の内の奇数番目の列電極 $D_1$ 、 $D_3$ 、 $D_5$ 、 $D_7$ 、 $\cdots$ 、 $D_{m-1}$ 各々に図7に示す如き正極性の奇数アドレスパルスA $P_{0D}$ を印加する。更に、かかる奇数アドレスパルスA $P_{0D}$ の印加と同一タイミングにて、第2サスティンドライバ8が、行電極 $Y_1 \sim Y_n$ の内の偶数番目の行電極 $Y_2$ 、 $Y_4$ 、 $Y_6$ 、 $Y_8$ 、 $\cdots$ 、 $Y_n$ 各々に図7に示す如き負極性の消去パルスEPを印加する。これら奇数アドレスパルスA $P_{0D}$ 及び消去パルスEPの同時印加に応じて、奇数番目の"列電極"と偶数番目の"行電極対"との交差部に存在する全ての放電セル内において一斉に消去放電が生起され、放電セル内に形成されていた壁電荷が消滅する。

# [0024]

すなわち、上記第2選択一斉消去行程 $S_2$ の実行により、偶数行・奇数列に配列された全ての放電セルを強制的に"非発光セル"の状態に推移させるのである。この第2選択一斉消去行程 $S_2$ の終了後、図7に示すように第3発光維持行程 $I_3$ が実行される。

第3発光維持行程  $I_3$ では、第1サスティンドライバ7及び第2サスティンドライバ8各々が、図7に示す如く正極性の維持パルス  $I_{X}$ 及び  $I_{Y}$ を行電極  $X_1$ ~ $X_n$ 及び  $Y_1$ ~ $Y_n$ に対して交互に繰り返し印加する。この際、サブフィールド SF1~SF4各々の第3発光維持行程  $I_3$ 内において繰り返し印加する維持パルス  $I_{X}$  Pの回数 (又は期間) は夫々"8"回である。かかる動作により、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"状態にある放電セルのみが上記維持パルス  $I_{X}$  P $_{X}$  及び  $I_{Y}$  が印加される度に維持放電し、"8"回分だけその維持放電に伴う発光状態を維持する。

#### [0025]

かかる第3発光維持行程  $I_3$ の終了後、図7に示すように第3選択一斉消去行程  $S_3$ が実行される。

第3選択一斉消去行程 $S_3$ では、アドレスドライバ6が、列電極 $D_1 \sim D_m$ の内の奇数番目の列電極 $D_1$ 、 $D_3$ 、 $D_5$ 、 $D_7$ 、 $\cdots$ 、 $D_{m-1}$ 各々に図7に示す如き正極性の奇数アドレスパルスAP $_{0D}$ を印加する。更に、かかる奇数アドレスパルスAP $_{0D}$ の印加と同一タイミングにて、第2サスティンドライバ8が、行電極 $Y_1$ 

~ $Y_n$ の内の奇数番目の行電極 $Y_1$ 、 $Y_3$ 、 $Y_5$ 、 $Y_7$ 、····、 $Y_{n-1}$ 各々に図7に示す如き負極性の消去パルスEPを印加する。これら奇数アドレスパルスAP0D及び消去パルスEPの同時印加に応じて、奇数番目の"列電極"と奇数番目の"行電極対"との交差部に存在する全ての放電セル内において一斉に消去放電が生起され、放電セル内に形成されていた壁電荷が消滅する。

### [0026]

すなわち、上記第3選択一斉消去行程 $S_3$ の実行により、奇数行・奇数列に配列された全ての放電セルを強制的に"非発光セル"の状態に推移させるのである。この第3選択一斉消去行程 $S_3$ の終了後、図7に示すように第4発光維持行程 $I_4$ が実行される。

第4発光維持行程  $I_4$ では、第1サスティンドライバ7及び第2サスティンドライバ8各々が、図7に示す如く正極性の維持パルス  $I_{X}$ 及び  $I_{Y}$ を行電極  $X_1$ ~ $X_n$ 及び  $Y_1$ ~ $Y_n$ に対して交互に繰り返し印加する。この際、サブフィールド SF1~SF4各々の第4発光維持行程  $I_4$ 内において繰り返し印加する維持パルス  $I_{X}$  Pの回数 (又は期間) は夫々"8"回である。かかる動作により、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"状態にある放電セルのみが上記維持パルス  $I_{X}$  P $_{X}$  及び  $I_{Y}$  が印加される度に維持放電し、"8"回分だけその維持放電に伴う発光状態を維持する。

#### [0027]

かかる第4発光維持行程  $I_4$ の終了後、図 7に示すように消去行程 E が実行される。

消去行程Eでは、第2サスティンドライバ8が、図7に示す如き負極性の消去パルスEPを全ての行電極 $Y_1$ ~ $Y_n$ に印加する。かかる動作に応じて、1画面内の全放電セルに消去放電が生起され、全ての放電セルが"非発光セル"状態となる

#### [0028]

図7に示す駆動によれば、上記画素データ書込行程Wで"発光セル"の状態に設定された放電セルのみが、上記第1 発光維持行程  $I_1$ ~第4 発光維持行程  $I_4$ 各々で生起された維持放電の総数だけこの放電に伴う発光状態を継続するのである。

例えば、サブフィールドSF1内では、図6に示す如く上記第1発光維持行程 $I_1$ で"4"回、第2発光維持行程 $I_2$ で"8"回、第3発光維持行程 $I_3$ で"8"回、第4発光維持行程 $I_4$ で"8"回の合計"28"回の維持放電が為される。つまり、サブフィールドSF1~SF4各々には、夫々、

SF1:28

SF2:60

SF3:92

SF4:124

なる維持放電の実施回数が割り当てられているのである。

[0029]

この際、PDP10の画面上には、これらサブフィールドSF1~SF4各々内で生起された維持放電の合計回数に応じた中間輝度が得られる。

ここで、図6及び図7に示す駆動では、第1発光維持行程 $I_1$ の終了直後に、偶数行・偶数列に配列された全ての放電セルを強制的に"非発光セル"の状態に推移させる第1選択一斉消去行程 $S_1$ を実行している。更に、第2発光維持行程 $I_2$ の終了直後に、偶数行・奇数列に配列された全ての放電セルを強制的に"非発光セル"の状態に推移させる第2選択一斉消去行程 $S_2$ を実行している。そして、第3発光維持行程 $I_3$ の終了直後に、奇数行・奇数列に配列された全ての放電セルを強制的に"非発光セル"の状態に推移させる第3選択一斉消去行程 $S_3$ を実行している。

[0030]

従って、奇数行・奇数列に配列された放電セルは、例え"発光セル"の状態にあっても第4発光維持行程 I<sub>4</sub>では維持放電しない。つまり、奇数行・奇数列に属している放電セルでは、実質的には、図8に示す発光駆動フォーマットAに従った階調駆動が為される。これによると、サブフィールドSF1~SF4各々内において、夫々、

SF1:20

SF2:52

SF3:84

SF4:116

なる回数分だけ維持放電が生起されることになる。

[0031]

一方、奇数行・偶数列に配列された放電セルは、上記第1選択一斉消去行程S1~第3選択一斉消去行程S3の影響を受けないので、実質的には、図S8に示す発光駆動フォーマットS8に従った階調駆動が為される。これによると、サブフィールドS8にS9となった路調駆動が為される。これによると、サブフィールドS10とS10と

SF1:28

SF2:60

SF3:92

SF4:124

なる回数分だけ維持放電が生起されることになる。

[0032]

ところが、偶数行・奇数列に配列された放電セルは、上記第2選択一斉消去行程 $S_2$ の段階で強制的に"非発光セル"状態になるので、第3発光維持行程 $I_3$ 及び第4発光維持行程 $I_4$ 各々で維持放電することはない。つまり、偶数行・奇数列に配列された放電セルでは、実質的には、図8に示す発光駆動フォーマットCに従った階調駆動が為される。これによると、サブフィールド $SF1\sim SF4$ 各々内において、夫々、

SF1:12

SF2:44

SF3:76

SF4:108

なる回数分だけ維持放電が生起されることになる。

[0033]

更に、偶数行・偶数列に配列された放電セルは、上記第1選択一斉消去行程S1の段階で強制的に"非発光セル"状態になるので、第2発光維持行程 $I_2$ ~第4発光維持行程 $I_4$ 各々で維持放電することはない。つまり、偶数行・偶数列に配列された放電セルでは、実質的には、図S1に示す発光駆動フォーマットD1に従った

階調駆動が為される。これによると、サブフィールドSF1~SF4各々内において、夫々、

SF1:4

SF2:36

SF3:68

SF4:100

なる回数分だけ維持放電が生起されることになる。

[0034]

ここで、各サブフィールド内において、各放電セルが"発光セル"の状態、又は "非発光セル"の状態のいずれになるのかは、図5に示す如き4ビットで5パターンからなる画素駆動データGDに依存している。つまり、画素駆動データGDのビットが論理レベル"1"である場合には、図5中の黒丸にて示されるが如く、そのビット桁に対応したサブフィールドにおいて選択消去放電が生起され、放電セルは"非発光セル"状態になる。一方、画素駆動データGDのビットが論理レベル"0"のときには選択消去放電は生起されないので、放電セルは"発光セル"の状態となり、白丸に示す如くそのビット桁に対応したサブフィールドで維持放電が生起される。

[0035]

従って、図9に示すようにマトリクス状に配列されている放電セルの内で、奇数行・奇数列に配列された放電セルでは、上記画素駆動データGDを用いた発光駆動フォーマットAに基づく駆動により、夫々、

[0, 20, 72, 156, 272]

なる輝度レベルを有する5階調分の発光が為される。

[0036]

又、奇数行・偶数列に配列された放電セルでは、上記画素駆動データGD(ただし、図4(b)の第2変換テーブルで輝度抑制されているので"0000"なるGDは存在しない)を用いた発光駆動フォーマットBに基づく駆動により、夫々、

[0, 28, 88, 180]

なる輝度レベルを有する4階調分の発光が為される。

[0037]

又、偶数行・奇数列に配列された放電セルでは、上記発光駆動フォーマットC に基づく駆動により、夫々、

[0, 12, 56, 132, 240]

なる輝度レベルを有する5階調分の発光が為される。

更に、偶数行・偶数列に配列された放電セルでは、上記発光駆動フォーマット Dに基づく駆動により、夫々、

[0, 4, 40, 108, 208]

なる輝度レベルを有する5階調分の発光が為される。

[0038]

その結果、奇数行・奇数列に配列された放電セルでは、上記画素データPDに応じて、図10(A)に示す如き輝度レベルを有する発光が為される。又、奇数行・偶数列に配列された放電セルでは、上記画素データPDに応じて、図10(B)に示す如き輝度レベルを有する発光が為される。又、偶数行・奇数列に配列された放電セルでは、上記画素データPDに応じて、図10(C)に示す如き輝度レベルを有する発光が為される。そして、偶数行・偶数列に配列された放電セルでは、上記画素データPDに応じて、図10(D)に示す如き輝度レベルを有する発光が為される。

[0039]

すなわち、図9中において太線で囲まれている放電セルブロック内の4つの放電セル各々に、各サブフィールド内で実施すべき発光回数(維持放電回数)が互いに異なる発光駆動フォーマットA~Dを夫々割り当てて駆動を行うのである。

従って、放電セルブロック内の4つの放電セル各々に同一の画素データが供給 された場合、この放電セルブロック内での発光輝度レベルは、図11に示す如き 状態となる。

[0040]

例えば、輝度レベル"4"を表す画素データPDが供給された場合には、図11 に示す如く、奇数行・奇数列に配列された放電セルG(j,k)では輝度レベル"20 "の発光が為される。又、この際、奇数行・偶数列に配列された放電セルG(j,k+ 1)では輝度レベル"28"の発光が為される。又、偶数行・奇数列に配列された放電セルG(j+1,k)では輝度レベル"12"の発光が為される。そして、偶数行・偶数列に配列された放電セルG(j+1,k+1)では輝度レベル"4"の発光が為される。よって、各放電セルの平均輝度レベルは"16"となり、これが、4つの放電セルからなる放電セルブロック単位で視覚される発光輝度レベルとなる。

#### [0041]

又、例えば、輝度レベル" 10"を表す画素データ PDが供給された場合には、図 11 に示す如く、奇数行・奇数列に配列された放電セルG (j,k)では輝度レベル" 72"の発光が為される。又、この際、奇数行・偶数列に配列された放電セルG (j,k+1)では輝度レベル" 88"の発光が為される。又、偶数行・奇数列に配列された放電セルG (j+1,k)では輝度レベル" 132"の発光が為される。そして、偶数行・偶数列に配列された放電セルG (j+1,k+1)では輝度レベル" 108"の発光が為される。よって、各放電セルの平均輝度レベルは" 100"となり、これが、4つの放電セルからなる放電セルブロック単位で視覚される発光輝度レベルとなる。

#### [0042]

図12は、入力映像信号に対応した画素データPDと、4つの放電セルからなる上記放電セルブロック単位で視覚される発光輝度レベルとの対応関係を示す図である。

このように、1放電セルに対する駆動時の階調数は図5に示す如き5階調であっても、互いに隣接する4つの放電セルを1つの表示単位と捉えた際には、図12に示す如く16階調分の中間輝度が視覚されるようになるのである。すなわち、上記駆動によれば、元の画素データにディザ係数を加算せずとも、ディザ処理と同等な多階調化が為されるのである。

#### [0043]

よって、本発明によれば、全ての放電セルブロック内において、各放電セル間 での輝度差が一定になるので、表示品質の高い多階調化が為される。

尚、上記実施例においては、図9に示すように4つの放電セル各々に対して、 奇数行・奇数列に配列された放電セル:発光駆動フォーマットA 奇数行・偶数列に配列された放電セル:発光駆動フォーマットB

偶数行·奇数列に配列された放電セル:発光駆動フォーマットC

偶数行・偶数列に配列された放電セル:発光駆動フォーマットD

なる割り当てで駆動を実施するようにしている。

#### [0044]

しかしながら、各放電セルに対する発光駆動フォーマットの割り当ては、上述 の如き割り当てに限定されるものではない。

又、これら4つの放電セル各々に対する発光駆動フォーマットA~D各々の割り当てを、図13に示す如く1フィールド表示期間毎に変更するようにしても良い。

#### [0045]

すなわち、最初の第1フィールドにおいては、

奇数行・奇数列に配列された放電セルG(j,k) : 発光駆動フォーマットA

奇数行・偶数列に配列された放電セルG(j,k+1) : 発光駆動フォーマットB

偶数行・奇数列に配列された放電セルG(j+1,k) :発光駆動フォーマットC

偶数行・偶数列に配列された放電セルG(j+1,k+1):発光駆動フォーマットD

次の第2フィールドにおいては、

奇数行・奇数列に配列された放電セルG(j,k) : 発光駆動フォーマットB

奇数行・偶数列に配列された放電セルG(j,k+1) : 発光駆動フォーマットA

偶数行・奇数列に配列された放電セルG(j+1,k) :発光駆動フォーマットD

偶数行・偶数列に配列された放電セルG(j+1,k+1):発光駆動フォーマットC

次の第3フィールドにおいては、

奇数行・奇数列に配列された放電セルG(j,k) :発光駆動フォーマットD

奇数行・偶数列に配列された放電セルG(j,k+1) :発光駆動フォーマットC

偶数行・奇数列に配列された放電セルG(j+1,k) : 発光駆動フォーマットB

偶数行・偶数列に配列された放電セルG(j+1,k+1):発光駆動フォーマットA

そして、第4フィールドにおいては、

」奇数行・奇数列に配列された放電セルG(j,k) : 発光駆動フォーマットC

奇数行・偶数列に配列された放電セルG(j,k+1) : 発光駆動フォーマットD

偶数行・奇数列に配列された放電セルG(j+1,k) :発光駆動フォーマットA 偶数行・偶数列に配列された放電セルG(j+1,k+1):発光駆動フォーマットB の如き割り当てで駆動を行い、上記第1フィールド〜第4フィールド各々での動作を繰り返し実行する。

### [0046]

又、上記実施例においては、画素データの書込方法として、画素データに応じて選択的に放電セルを放電(選択消去放電)させて壁電荷を消滅せしめることにより画素データの書き込みを為す、いわゆる選択消去アドレス法を採用している。しかしながら、本発明においては、画素データの書込方法として、画素データに応じて選択的に放電セルを放電(選択書込放電)せしめてその放電セル内に壁電荷を形成させる、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。

#### [0047]

又、図14は、この選択書込アドレス法を採用した場合に、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10に印加する各種駆動パルスと、その印加タイミングを示す図である。

尚、図14においては、一斉リセット行程R'及び画素データ書込行程W'を除く他の行程、つまり、第1 発光維持行程  $I_1$ ~第4 発光維持行程  $I_4$ 、第1 選択一斉消去行程  $S_1$ ~第3 選択一斉消去行程  $S_3$ 、及び消去行程 E 各々内での動作は、図7に示されているものと同一であるので、その説明は省略する。

#### [0048]

図14において、各サブフィールドの先頭部で実施される一斉リセット行程R'では、第1サスティンドライバ7がPDP10の全ての行電極 $X_1$ ~ $X_n$ に正極性のリセットパルスRP $_X$ を同時に印加する。これと同時に、第2サスティンドライバ8が全ての行電極 $Y_1$ ~ $Y_n$ に対して負極性のリセットパルスRP $_X$ を印加する。これらリセットパルスRP $_X$ 及びRP $_Y$ の印加に応じて、PDP10内の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。その直後に、第1サスティンドライバ7は、図14に示す如き負極性の消去パルスEPを発生し、これを行電極 $X_1$ ~ $X_n$ 各々に一斉に印加する。かか

る消去パルスEPの印加により消去放電が生起され、全ての放電セル内に形成されていた壁電荷は消滅する。すなわち、選択書込アドレス法を採用した際の一斉リセット行程R'では、PDP10における全ての放電セルは、"非発光セル"の状態に初期化されるのである。

#### [0049]

次の画素データ書込行程W'では、アドレスドライバ6が、上記メモリ4から 供給された画素駆動データビットDBに応じたパルス電圧を有する画素データパルスを生成する。例えば、サブフィールドSF1では、メモリ4から画素駆動データビットDB1が供給されるので、アドレスドライバ6は、この画素駆動データビットDB1の論理レベルに応じたパルス電圧を有する画素データパルスを生成する。又、サブフィールドSF2では、メモリ4から画素駆動データビットDB2が供給されるので、アドレスドライバ6は、この画素駆動データビットDB2が供給されるので、アドレスドライバ6は、この画素駆動データビットDB2の論理レベルに応じたパルス電圧を有する画素データパルスを生成する。尚、アドレスドライバ6は、上記画素駆動データビットDBの論理レベルが"1"である場合には高電圧の画素データパルスを生成し、"0"である場合には低電圧(0ボルト)の画素データパルスを生成する。そして、アドレスドライバ6は、上述の如く生成した画素データパルスを、1表示ライン分毎にグループ化した画素データパルス群DP1~DPnとして、図14に示すように順次、列電極D1~Dmに印加する。

#### [0050]

更に、画素データ書込行程Wでは、第2サスティンドライバ8が、上記画素データパルス群D $P_1$ ~ $DP_n$ 各々の印加タイミングにて負極性の走査パルスSPを発生し、これを図14に示すように行電極 $Y_1$ ~ $Y_n$ へと順次印加して行く。ここで、上記走査パルスSPが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択書込放電)が生じる。かかる選択書込放電の終息後、放電セル内には壁電荷が形成され、この放電セルは"発光セル"の状態に推移する。一方、上記走査パルスSPが印加されたものの低電圧の画素データパルスが印加された放電セルには上述のような選択書込放電は生起されず、上記一斉リセット行程R にて初期化された状態、つまり"非発光セ

ル"の状態が保持される。すなわち、画素データ書込行程W'によれば、入力映像信号に基づく画素データに応じて、各放電セルが"発光セル"又は"非発光セル"のいずれか一方の状態に設定されるのである。

[0051]

又、上述の如き選択書込アドレス法を採用した場合、上記第2データ変換回路34は、図5に示される変換テーブルに代わり図15に示す変換テーブルを用いて輝度抑制画素データPDLを画素駆動データGDに変換する。よって、画素駆動データGD中で論理レベル"1"となっているビット桁に対応したサブフィールドSF(図15中に二重丸にて示す)において、上述した如き選択書込放電、並びに維持放電が生起される。

[0052]

従って、画素データ書込方法として選択書込アドレス法を採用した場合にも、選択消去アドレス法を採用した場合と同様に、奇数行・奇数列に配列された放電セルでは、上記画素駆動データGDを用いた発光駆動フォーマットAに基づく駆動により、夫々、

[0, 20, 72, 156, 272]

なる輝度レベルを有する5階調分の発光が為される。

[0053]

又、奇数行・偶数列に配列された放電セルでは、発光駆動フォーマットBに基づく駆動により、夫々、

[0, 28, 88, 180]

なる輝度レベルを有する4階調分の発光が為される。

又、偶数行・奇数列に配列された放電セルでは、上記発光駆動フォーマットCに基づく駆動により、夫々、

[0, 12, 56, 132, 240]

なる輝度レベルを有する5階調分の発光が為される。

[0054]

そして、偶数行・偶数列に配列された放電セルでは、上記発光駆動フォーマットDに基づく駆動により、夫々、

[0, 4, 40, 108, 208]

なる輝度レベルを有する5階調分の発光が為されるのである。

[0055]

#### 【発明の効果】

以上詳述した如く、本発明においては、入力映像信号に応じて発光セルの状態に設定された放電セルのみを、サブフィールドの重み付けに応じて割り当てた発光回数だけ発光させるにあたり、放電セルブロック内の各放電セル毎に、この割り当てるべき発光回数を異ならしめている。これにより、放電セルブロック内の各放電セルに対応した画素データの各々に夫々異なる値を有するディザ係数を加算することなく、ディザ処理と同等な多階調化が為される。

#### [0056]

よって、本発明によれば、全ての放電セルブロック内において各放電セル間の 輝度差が一定になるので、表示品質を低下させることのない良好なディザ処理が 可能となるのである。

# 【図面の簡単な説明】

#### 【図1】

本発明による中間調表示方法に基づいてプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。

#### 【図2】

データ変換回路30の内部構成を示す図である。

#### 【図3】

データ変換回路30における第1データ変換回路32の内部構成を示す図である。

#### 【図4】

データ変換器321~324各々による第1~第4変換テーブルを示す図である。

#### 【図5】

第2データ変換回路34によるデータ変換テーブルと、1フィールド表示期間 内での発光駆動パターンとを示す図である。

#### 【図6】

本発明の駆動方法に基づく発光駆動フォーマットの一例を示す図である。

#### 【図7】

選択消去アドレス法を採用した場合に、PDP10に印加される各種駆動パルスと、その印加タイミングを示す図である。

#### 【図8】

放電セルブロック内の各放電セルに割り当てられる発光駆動フォーマットA~ Dを示す図である。

#### 【図9】

放電セルブロックと、その放電セルブロック内の各放電セルに割り当てられる 発光駆動フォーマットとの対応を示す図である。

#### 【図10】

発光駆動フォーマットA~D毎に、画素データPDに対して得られる発光輝度を示す図である。

# 【図11】

輝度レベル"0"~"11"各々に対応した画素データPDと、放電セルブロック内での各放電セルの発光輝度とを対応付けて示す図である。

#### 【図12】

画素データPDと、放電セルブロック単位で視覚される発光輝度レベルとの対応関係示す図である。

#### 【図13】

各放電セルに対する発光駆動フォーマットA~D各々の割り当てを1フィールド表示期間毎に変更する際の動作例を示す図である。

#### 【図14】

選択書込アドレス法を採用した場合に、PDP10に印加される各種駆動パルスと、その印加タイミングを示す図である。

#### 【図15】

選択書込アドレス法を採用した場合に、第2データ変換回路34で用いられる データ変換テーブルと、1フィールド表示期間内での発光駆動パターンとを示す


# 図である。

# 【主要部分の符号の説明】

- 1 A/D変換器
- 2 駆動制御回路
- 3 データ変換回路
- 4 メモリ
- 6 アドレスドライバ
- 7 第1サスティンドライバ
- 8 第2サスティンドライバ
- 10 PDP (プラズマディスプレイパネル)


【書類名】 図面

【図1】




【図2】


30



【図3】



【図4】




# 【図5】

# [選択消去]


階	第2データ変換回路34の 変換テーブル					発光駆動 パターン				輝度			
調	PDL GD		SF SF SF SF										
		1	_2_	_3	4	1	2	3	4	Α	В	C	D
1	000	1	1	1	1_	•				0	0	0	0
2	001	0	1	1	1	0				20	28	12	4
3	010	0	0	1	1	0	0	•	•	72	88	56	40
4	011	0	0	0	1	0	0	0		156	180	132	108
5	100	0	0	0	0	0	0	0	0	272		240	208

黒丸:選択消去放電(非発光) 白丸:維持放電(発光)


# 【図6】



【図7】




【図8】



【図9】

	1	2	3	4	• • • •	(列)
1	Α	В	Α	В		
2	С	D	С	D		
3	Α	В	Α	В		
4	С	D	С	D		
•						
(行)						


【図10】




【図11】

20 28	.c	25	156 88	Ξ	121
20 28	4	16	72 88	10	100
20 0 12 4	က	6	72 88 56 108	6	81
0 0 12 4	2	4	72 88 56 40	∞	64
0 0 0 0 4 4 0	-		72 28 56 40	7	49
$G_{(j+1,k)}$ $G_{(j+1,k+1)}$ $G_{(j+1,k+1)}$	画素データP0 ─── 0	放電セルブロック輝度 ─── 0	20 28 56 40	画素データPD ─── <b>6</b>	放電セルブロック輝度 ── 36


【図12】



【図13】



【図14】



# 【図15】

# [選択書込]

階	第2データ変換回路34の 変換テーブル					発光駆動パターン			輝 度				
調		GD				SF	SF	SF					
		2	3	4	i	2	3	4	Α	В	С	D	
1	000	0	0	0	0					.0	0	0	0
2	001	1	0	0	0	0				20	28	12	4
3	010	1	1	0	0	0	0			72	88	56	40
4	011	1	1	1	0	0	0	0		156	180	132	108
5	100	1	1	1	1	0	0	0	0	272		240	208

# 【書類名】 要約書

【要約】

【課題】 表示品質を低下させることなくディザ処理を行うことができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。

【解決手段】 入力映像信号に応じて発光セルの状態に設定された放電セルのみを、サブフィールドの重み付けに応じて割り当てた発光回数だけ発光させるにあたり、放電セルブロック内の各放電セル毎に、この割り当てるべき発光回数を異ならしめる。

【選択図】 図8

# 出願人履歴情報

識別番号

[000005016]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都目黒区目黒1丁目4番1号

氏 名

パイオニア株式会社